module uart_byte_rx(
		clk,			   // 时钟发生器：system 50MHz
		rst_n, 			// 复位使能：reg
		uart_rx,		   // 串口接受线: system
		bps_setting, 	// 波特率：reg 
		check_setting, // 校验方式: reg
		
		
		data,			   // 数据: reg
		rx_done,   		// 一次发送数据完成标志
	);
	
	input clk;
	input rst_n;
	input uart_rx;
	input [1:0]bps_setting;
	input [1:0]check_setting;
	
	output reg rx_done;
	output reg [7:0] data;

endmodule
